常見有源晶體振蕩器的輸出邏輯具體包含哪些,應如何選擇應用

輸出邏輯是有源晶振特有的性能,這是描述石英晶體振蕩器頻率輸出信號以什么樣方式呈現的參數;從根本上來看的話,振蕩器的輸出邏輯最主要是單端輸出和差分輸出以及正玄波一類,在這每種之下又可再次進行劃分;那么這么多的輸出邏輯,我們到底應該怎么選擇應用呢?

我們常用的輸出邏輯有CMOS,HCMOS,LVCMOS以及差分輸出里面的LVDS輸出和正玄波、削頂正玄波,CMOS,HCMOS,LVCMOS這幾種輸出方式是單端輸出里的,信號波形呈現方波形狀,所以又稱之為方波;而LVDS這種輸出方式是以往是在差分晶振上應用的,不過隨著技術的發展,如今在SPXO晶振也能夠輸出這樣的差分型號;下面我們就這幾個常用輸出方式進行對比講解.

CMOS,HCMOS和LVCMOS都屬于互補金屬氧化物半導體類別.它們是最適合低頻時鐘(通常低于250MHz)的方波數字輸出.這允許在時鐘輸出和芯片輸入之間直接連接.在大多數情況下,可以使用低值串聯電阻器來有效減少信號反饋并保持可靠的信號完整性.還有一些高速和低壓選項可能更適合您的特定需求.這三種輸出邏輯雖然驅動功率比較大,但是有一個致命的缺點那就是諧波分量較多,產生的相位噪聲比較大,對晶振頻率信號穩定的影響也非常大.

LVDS又稱為低壓差分信號,LVDS類似于LVPECL輸出,但是LVDS的功耗較低,并且電壓擺幅較小.LVDS差分晶振通常用于滿足時鐘分配或背板收發器等高速數據傳輸需求.為了獲得更高的數據速率,通常首選HCSL,CML或LVPECL,但與LVDS相比,其功耗更高.其他好處包括降低了對噪聲的敏感性,并且易于在CMOSIC中實現.LVDS的缺點是與PECL相比,其抖動性能降低,但是正在尋求新技術以實現與LVPECL相同水平的抖動性能.

差分輸出提供相位相差180°的雙路輸出信號線,這對信號有諸多好處,比如可以更好的上調和下調時間,再比如具備出色的抖動和相位噪聲性能,并且擁有改進過后的共模噪聲抑制,還能夠幫助減少電磁和射頻干擾.

最后就是正玄波和削頂正玄波輸出邏輯了,這種方式是信號輸出的理想狀態,所以它自身所產生的諧波分量非常小,不似差分信號那般是通過兩個信號正交消除諧波分量那般;但是它有一個致命的缺點就是驅動功率非常小.

正弦波-是晶體或振蕩器電路的標準或”自然”信號輸出.它由一個基本正弦頻率輸出組成.線性正弦波輸出在所有輸出中提供最佳的相位噪聲性能.這些非常適合需要高質量輸出信號的應用.削波正弦波-正弦波輸出受到控制,因此不會達到其最大高電平或低電平.這樣,您將創建一個方波輸出,而不會犧牲任何所需的相位噪聲性能.

由此,可得出一個結論,如果需要一個高質量的輸出信號,那就選用正玄波這種輸出方式;如果為了易于使用和方便的話可選用LVDS;想要獲取高頻(150M以上)及達到低功耗效果的話可選LVDS和CMOS輸出,同時還能使得晶振產品的抖動性能達到最佳.

1/5