全球咨詢熱線
手機端
面向 FPGA 設計人員的精密時序解決方案
FPGA 的精確時序
面向 FPGA 設計人員的精密時序解決方案 關鍵考慮因素FPGA 已經遠遠超越了由邏輯和觸發器組成的原始內核架構，周圍環繞著通用 I/O。該結構已升級為嵌入式存儲器、DSP 模塊、AI 處理器，所有這些都通過片上網絡連接。除了升級的結構外，FPGA 現在還配備了多核處理器。I/O 環還升級了一系列硬核 IP 塊和高速 SerDes，以支持多種接口，如千兆以太網、PCIe、DRR 內存等。當今的現代 FPGA 已成為具有復雜時鐘要求的可編程 SoC。
FPGA 代表一個復雜的時鐘環境
隨著 FPGAs 功能的增加，clocking 需求的復雜性也隨之增加。因此， FPGA 供應商添加了幾個 built-in PLLs 和 clock management 功能。這種功能的增加反映在所需時鐘源的增加上：
1、嵌入式 PLL 的多個參考時鐘
2、每個 I/O bank 參考時鐘
3、用戶邏輯的時鐘
4、用于實時時鐘、配置控制器等功能的各種支持時鐘源。
對于基于 SRAM的 FPGA，可能需要額外的 external logic 來控制配置。通常使用較小的 CPU 和 flash memory，需要自己的 clock source。這些 FPGAs 和支持 configuration logic 并不孤立地存在于電路板上。例如，可以找到與 FPGA 結合使用的高端 CPU，FPGA 充當 CPU 的硬件加速器。通常可以在電路板上找到其他設備，如收發器、DRAM 和其他 ASSP。所有這些器件都有自己的 clocking 要求，共同創建了一個復雜的 clocking 環境。設計人員需要一個能夠提供從石英振蕩器到時鐘管理器件的一系列時鐘解決方案的供應商。
FPGA 無處不在
FPGA 時鐘晶振是一種小眾產品，無處不在，從機頂盒到 GPS 制導彈藥，從海底到太空 - 任何需要定制解決方案的地方。但是，定制 ASIC 的成本高昂（從 NRE 的角度來看），或者無法滿足上市時間需求。因此，FPGA 設計人員需要一家供應商，其產品線支持從辦公室的良性條件到溫度范圍寬、振動和壓力大的惡劣環境。
為什么選擇 SiTime 晶振定時解決方案
一、在惡劣環境中更堅固
1、抗振性提高 4 倍 — 典型值為 0.1 ppb/g
2、抗沖擊能力提高 20 倍
二、 在較寬的溫度范圍內具有更好的穩定性
1、工作溫度高達 -55 至 +125°C
2、耐氣流和熱沖擊 — 1 ppb/°C
三、高可靠性
1、質量和可靠性提高 50 倍
2、終身保修
四、 可編程性，設計靈活
1、任何頻率，任何穩定性，寬范圍內的任何電壓
2、一次認證多個部件 獨特的功能
3、EMI降低 - 降低30分貝
4、低功耗，電池壽命更長
5、100 kHz時為4.5 μA
6、更小的尺寸 - 1.5 mm x 0.8 mm封裝
億金公眾號
億金微信號
