EPSON晶振

標稱頻率范圍

電源電壓

產(chǎn)量

包裝尺寸[mm]

XG-1000CB振蕩器

50MHz~170MHz

1.8V,2.5V,3.3V

CMOS

53.2××1.1噸

XG-1000CA振蕩器

50MHz~170MHz

1.8V,2.5V,3.3V

CMOS

7×5×1.2t

EG-2021CA晶振

62.5MHz~250MHz

2.5V

CMOS

7×5×1.2t

EG-2001CA晶振

106.25MHz~170MHz

3.3V

CMOS

7×5×1.2t

EG-2002CA晶振

62.5MHz~170MHz

3.3V

LV-TTL

7×5×1.2t

EG-2121CA振蕩器

53.125MHz~700MHz

2.5V

差分LV-PECL/
LVDS/HCSL

7×5×1.2t

EG-2102CA晶振

53.125MHz~700MHz

3.3V

差分LV-PECL/
LVDS/HCSL

7×5×1.2t

EG-2101CA晶振

62.5MHz~99.999MHz

2.5V

差分LV-PECL

7×5×1.2t

EG-4101CA晶體振蕩器

100MHz~625MHz

3.3V

差分LV-PECL/
LVDS/HCSL

7×5×1.2t

EG-4121CA晶振晶體

100MHz~500MHz

2.5V

差分LV-PECL/
LVDS/HCSL

7×5×1.2t

筆記

原因

1

該設(shè)備包含一個SAW諧振器,因此請不要受到過度沖擊或振動.

該設(shè)備中的SAW諧振器可能損壞.

2

超聲波清洗可以在本產(chǎn)品上使用,但是,由于晶體振蕩器在某些情況下可能會損壞,請?zhí)崆爸斏鞑僮?

此設(shè)備中的SAW諧振器或電線可能損壞.

3

可以自動插入,但是,如果機械地產(chǎn)生過多的沖擊或振動,則可能損壞內(nèi)部SAW諧振器.務必提前檢查您的機器狀況.

該設(shè)備中的SAW諧振器可能損壞.

4

該器件采用C-MOSIC制造.請采取必要的預防措施,以防止由于靜電放電（ESD）造成的損壞.

此設(shè)備中的IC可能已損壞.

5

我們建議在Vcc和GND之間放置一個0.01mF至0.1mF的電容,以獲得穩(wěn)定的工作并防止電源線紋波.

電源紋波/噪聲可能會導致抖動特性惡化.

6

Vcc和GND模式應盡可能大,以便晶振高頻阻抗小.

電源會產(chǎn)生紋波/噪聲,可能會導致電氣特性惡化.

7

金屬蓋連接到GND＃3引腳.請采取必要的預防措施,防止接觸金屬蓋與GND短路.

與金屬蓋接觸時,電路可能會短路.

8

電源的啟動時間（0至90％Vcc）應大于150ms,壓擺率應小于19.8mV/ms.我們不建議從中間電壓或極快速上電開啟.這些供電條件可能不會引起振蕩或異常振蕩.

當電源啟動時間過高時,振蕩可能不會開始.

9

請通過差分阻抗100歐姆設(shè)計輸出線,并嘗試使輸出線盡可能短.較長的輸出線可能會導致輸出不規(guī)則.

長輸出線會導致波反射和不規(guī)則輸出.

10

其他高電平信號線可能導致錯誤操作,因此請勿將高電平信號線靠近此設(shè)備.

它可能受到信號線噪聲或正常振蕩劑量無法啟動的影響.

11

我們建議在室溫和常濕下使用和儲存EPSON Crystal,以確保頻率準確性并防止潮濕.

在高溫環(huán)境下,老化可能會加速.此外,有源晶振，晶體振蕩器電路可能因結(jié)露而縮短.

12

不使用OE引腳連接時,請連接到Vcc.我們建議在OE和Vcc之間安裝一個電阻,以減輕浪涌等影響

此設(shè)備中的IC可能已損壞.

13

分配輸出信號時,請使用時鐘分頻器IC（LVDS扇出緩沖器）.

分配輸出信號會導致波反射和不規(guī)則輸出.

14

DUT的表面溫度可能會因自身發(fā)熱而從周圍溫度升高.請確認安裝在實際基板上的DUT會導致溫度升高,因為它可能會因安裝條件而改變.

該設(shè)備的溫度高于規(guī)格.可能存在電特性惡化.

15

建議回流時間少于2倍.如果該設(shè)備在電路板背面進行回流焊接,請仔細檢查設(shè)備是否正確固定,以防止從卡上脫落.

晶振晶體頻率可能會因回流熱而改變.當器件回流焊接在電路板的背面時,器件可能會脫落.