全球咨詢熱線
手機端
SerDes 應用的 Refclk 抖動分析的現代方法
在本文中，我們將探討傳統方法的局限性，并介紹一種新的實用方法，該方法有望提高系統性能并簡化 SerDes 應用的 refclk 選擇。
自 1992 年成立以來，用于分析 refclk 抖動的傳統 12 kHz 至 20 MHz 濾波器一直是評估定時元件的基石。這種方法最初是為了支持 SONET OC-48 的 2.488 Gbps 數據速率而開發的，它在指定頻率范圍內對 refclk 相位噪聲進行積分，以量化相位抖動。多年來，這種方法為行業提供了良好的服務，確保了各種應用程序的兼容性和性能。
然而，自 1992 年以來，高速數據通信的格局發生了翻天覆地的變化?，F代系統以更高的數據速率運行，抖動預算也變得越來越嚴格。12 kHz 至 20 MHz 濾波器的一刀切方法已不足以滿足當今高速 SerDes 應用的多樣化和特定要求。
傳統 Refclk 抖動分析方法的局限性
傳統方法存在幾個關鍵問題：
1、不正確的濾波器轉折頻率：12 kHz 至 20 MHz 濾波器并非普遍適用。不同的應用具有不同的抖動濾波器要求，使用通用濾波器可能會導致相位抖動預算不準確。2、不切實際的磚墻過濾器：真正的系統不使用磚墻過濾器。相反，它們具有具有逐漸滾降的濾波器，這大大導致了系統的總抖動。
3、忽略 Aliased Phase Noise： 傳統分析忽略了混疊相位噪聲，這是實際系統中的一個重要因素。這種遺漏會導致嚴重低估實際觀察到的實際相位抖動。
4、重大錯誤：鑒于現代系統具有更嚴格的抖動裕量和更高的數據速率，即使是抖動測量中的微小誤差（大約幾十飛秒）也會對當今的性能產生重大影響。
一種過濾相位抖動的新方法
為了解決傳統方法的缺點，我們提出了一種更有意義的相位抖動濾波器方法。這種方法是在 PCI-SIG Electrical Workgroup 中開發的，涉及使用相關的特定于應用的抖動濾波器并考慮相位噪聲混疊。
1、測量相位噪聲： 使用相位噪聲分析儀，如Keysight E5052B或Rhode & Schwarz FSWP，來測量refclk的相位噪聲。避免使用頻譜分析儀或示波器進行此測量，因為它們會引入明顯的儀器噪聲。例如，頻譜分析儀無法將幅度噪聲與相位噪聲分開，這可能導致對抖動的樂觀或悲觀估計，具體取決于信號的轉換速率和其他因素。
2、擴展相位噪聲數據：將測得的相位噪聲數據 flat 擴展到 clock 頻率的 third harmonic。此步驟考慮了當 refclk 由 SerDes 的發射鎖相環 （PLL） 中的 phase detector 采樣時，實際系統中發生的相位噪聲混疊。
3、應用系統篩選器： 將系統的抖動傳遞函數（包括適當的濾波器滾降）應用于相位噪聲數據（包括擴展區域）。這準確地模擬了系統觀察到的相位噪聲。4、積分相位噪聲：對偏移頻率范圍內的濾波相位噪聲進行積分，以得出相位抖動值。這種積分應該至少從濾波器轉折頻率之外的一個數量級開始。使用 SiTime Studio 等免費軟件來自動化此集成。
在數據表中指定相位抖動時，我們建議時鐘和定時行業從傳統的 12 kHz-20 MHz 磚墻濾波器過渡到更有意義的 4-16A 濾波器。這里，4-16A 是指 4 MHz RX 時鐘數據恢復 （CDR） 帶寬和 16 MHz TX PLL 帶寬，兩者都具有一階滾降 （-20 dB/dec），并在抖動計算中包括混疊 （“A”）。當未指定應用程序時，此方法為現代 SerDes 應用程序提供抖動性能的保守估計。或者，當指定應用程序時，應始終應用適當的特定于應用程序的過濾器。
Refclk 抖動分析新方法的優勢
在 clock 和 timing datasheet 中采用 4-16A 方法將帶來幾個主要優勢：
1、優化的系統性能： 通過使用準確反映真實系統行為的方法，設計人員可以選擇真正增強系統性能的 refclk 源。
2、降低復雜性： 清晰一致的 refclk 抖動規范簡化了設計人員的選擇過程，降低了選擇次優元件的風險。
3、面向未來： 隨著數據速率的不斷提高，4-16A 方法變得更加重要，為下一代系統提供精確的抖動測量。
用于 refclk 抖動分析的傳統 12 kHz 至 20 MHz 磚墻濾波器方法雖然具有重要歷史意義，但已不再滿足現代高速 SerDes 應用的需求。所提出的 4-16A 相位抖動濾波器方法提供了一種實用、準確且特定于應用的替代方案，符合當前的行業需求。
通過采用這種新方法， clock and timing 行業可以促進最佳鏈路性能和簡化 refclk 選擇?，F在是該行業采用一種方法向前發展的時候了，該方法應反映高速數據通信的現實情況，并為持續創新和性能改進鋪平道路。
億金公眾號
億金微信號
